(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平8-18021

(43)公開日 平成8年(1996)1月19日


FΙ (51) Int.Cl.6 識別記号 庁内整理番号 技術表示箇所 H01L 27/118 H 0 3 K 19/0948 9199-5K 19/173 HO1L 21/82 H 0 3 K 19/094 審査請求 未請求 請求項の数3 FD (全 8 頁) (71)出願人 000004226 (21)出願番号 特願平6-174730 日本電信電話株式会社 (22)出願日 平成6年(1994)7月4日 東京都新宿区西新宿三丁目19番2号 (72)発明者 武藤 伸一郎 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 松谷 康之 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 重松 智志 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (74)代理人 弁理士 長尾 常明

(54) 【発明の名称】 ゲートアレイ型集積回路

(57)【要約】

【目的】 MT-CMOS回路をゲートアレイ型集積回 路で実現可能にすること。

【構成】 低しきい値電圧のMOSトランジスタからな る第1基本セル2を用いたセルアレイに隣接して、高し きい値電圧のMOSトランジスタからなる第2基本セル 3を配置して、ゲートアレイを構成する。



【特許請求の範囲】

【請求項1】電界効果トランジスタで構成された第1基 本七1七、該第1基本セルを構成する電界効果トテレジ スタよりもしきい値電圧の絶体値がせきい電界効果トラ ンジスタで構成された第2基本セルからなり、

上記第1基本セルで少なくとも1つつセルアレイを形成 するとともに、上記第2薪本セルで戸なくもと1つの他 のセルアレイを形成し、上記第1基本セルからなるセル アレイの左右上下のいずれかの端、左右両方の端、上下 両方の端、左右上下全ての端、又は内部に、上記第2基 本セエからなるセルアレイを隣接して配置したことを特 像とするゲートアレイ型集積回路。

【請水項2】上記第1基本セルで論理回路群を形成し、 上記第2基本セルで該論理回路群へ心電像供給を制御す る電源制御回路を形成したことを特徴とする諸本項1に 記載のゲートアレイ型集積回路。

【請求項3】上記第1基本セルを構成するトランジスタ で形成され、第1、第2電源端子を有する論理回路群

上記第2基本セルを構成するトランプスタで形成され、 上記論理回路群への電源供給を制御する第1及び川又は 第2電費制御回路と、

上記論理回路群への電源供給源となる第1、第2実電源 練と.

第1尺ひと又は第2疑似電源線とから構成され、

上記論理回路群の上記第1電漁端子に上記第1婦似電源 線を接続するとともに、上記第1疑似電流線と上記第1 実電源線との間に上記第1電源制御回路を接続し、

上記論理回路群で前記第2電漁端子に、直接的に上記第 2電源線を接続し、又は上記第2疑似電源線に接続する とともに上記第2疑似電源線と上記第2実電源線との間 に上記第2電源制御回路を接続したことを特徴とする請 求項1に記載のデートアレイ型集積回路。

【発明で詳細な説明】

[0001]

【産業上の利用分野】本発明は、ゲートアレイ方式で構 成される半導体集積回路に係り、特に低しきい値電圧の トランジスタと高しきい値電圧のトランジスタで構成さ れる低電圧高速動作用CMOS回路対応のプートアレイ 型集積回路に関するものである。

[0002]

【従来の技術】ゲートアレイ方式の中導体集積回路は、 子め半導体ウエ『上に複数のトラン』マネ素子よりなる 基本センをマトリクス地に並べておき、その基本セルを 各々配線で結ぶことより、所望の回路機能を実現するも つであり、短期間で集積回路が得らわるという利点があ

【0003】図10に従来のゲートアンイのLSIチッ プ11の概略図を示す(参考文献「ULSⅠ設計技

チャプ11の中央部には基本セレ12がマトリウス状に 並べられてセルアレイ12Aが構成され、周辺知じは外 部とのインターフェースを行なう入出りバッフィ用せる **到10が配置されいている。**

2

【0004】図11に従来から用いられているでMOS 型プートアレイ型の1つの基本セル12を示すほであ る。Q11、Q12はPチャンネ4型のMOS電界効果 トランジスタ(以下、MOSトランジフタ上呼ぶ。)。 Q13、Q14はNチャンネル型のMOSトランジスタ 10 であり、いずれも論理ゲートを構成するトラッピスタと して用いられる。

【0005】ここでは、P型基板内にトランジスタを作 と込む例で説明しているため、PチャンネコMOSトラ 1. ジスタQ11、Q12はhウエ4121内に形成され る。122はPチャンネルMOSトランジスタのアース 又はドレインとして機能するp↑ 領域、123はNチャ ニネルMOSトラン ジスタのソース又はドレインとして 機能するn゚ 領域、124はゲート電極である。

【0006】トランジスタQ11とQ12はサイブが異 20 なる場合もあるが、デバイス特性に重大な影響を与える しきい 値電圧は同し値に設定されている。 トランジスタ Q13とQ14についても間様である。

【0007】[引12に2入力NANDゲートを実現する 場合の結綿例を、図13にその等価回路を示す。図12 における黒丸印はMOSトランジスタのソース、ドレイ い、又はゲート電極へのコンダフト位置を示す。また、 A1、A2は入力端子、Yは出力端子、VDDは高電位 害電源線、VSSは低電位実電源線である。

【0008】ところで、近年、各種の電子機器の携帯化 30 の要求に応えるべく、半導体集積回路の低電圧動作化が 進められている。そのための技術として、電子情報通信 学会1994年春季大会講演論文集第5分冊5-195 賈に示されているMT-CMOS(Multi-Threshold CM OS) 国路を使として図14に示す。

【0009】図14において、論理回路(2八カNAN Dゲート) 14を構成するトランジスキQ21~Q24 は低しきい値電圧のトランジスタである。論理回路14 心高電位値の電源端子は高電位疑似電流線VDDVに接 続きれ、低電位側の電源端子は低電位度電源端子VSS 40 に接続される。高電位駐信電源線VDDVと高電位実電 漁線VDDとの間には高しきい債電圧の電源制御用のM OSトランジスタQHIIが接続される。そして、この MOSトランジスタQH115プートには、電源制御用 コマドーご信号SLが人力される。

【0010】動作時には、フェーブ側すSLを低電位に セットする。これによって PMO SトランジプドQHI 1は溝通し、高電位駐長電源線VDDVは高電位実電源 線VDDと見なすことができる。こつっき、楽電位録似 電源線VDDVに接続された論理回路14は低しきい値 術』、菅野卓雄監修、電子情報通信字会)。このLSI-50-電圧のMOSトランジコタQ21、Q24で構成されて

4

いるため、1V以下の極低電圧でも高速に動作する。

【0011】一般的にMOSトランジスタは、そのしきい値電圧の絶体値を下げるとリーク電流阻止能力が低下し、スタンパイ時(運断時)の電流が増大するとよう問題がある。MT-CMOS回路技行ではスリープ制御と呼ばれる電大制御機能を導入し、本問題を回避している。すなわち、回路を動作させないスタイパイ時には回路をスリープ状態にする。具体的には、スリープ信号SLを高電位にし、PチェンタルMOSトランジスタQH11を密断状態にする。この選果、高電位実電漁線VDDと低電位実電源線VSSとの間に、遮断された高しきい値電圧のPチェンボ:MOSトランジスタQH11が挟まれるので、低しきい値電圧のMOSトランジスタQ21、Q24で発生するであるテスタンパイリーと電流をカミトすることができ、超低電力特性を実現できる。

【0012】このように、MT-CMOS回路技術は低電圧商連回路技術として有望視されているが、本回路を実際でLSIで選現するためには、1つのLSIチップ上で高しまい値電圧のトランジスタと低しきい値電圧のトランジスタが混在していなければならない。

[0013]

【発明が解決しようとする課題】しかしながら、簡易な LSI実現法として広。利用されている従来のゲートで レイでは、Pチャンネ:型MOSトランジスタ、Nチャンネル型MOSトランジスタともに、各を単一のときい 値電圧でMOSトランジスタからなる基本でよをデレイ 状に配置し、構成されているだけであった。

【0014】本発明の目的は、ゲートアレイの利用率を低下させることなく、異なるしきい値電圧の複数種の電界効果トランジスタを使用したMT-CMOS回路技術を実現可能にしたゲートアレイ集積回路を提供することである。

[0015]

【課題を解決するための手段】この目的達成でために本発明のデートアン/型集積回路は、電界効果トランジスタで構成された第1基本セルと、該第1基本セルを構成する電界効果トランジスタで構成された第2基本セルからなり、上記第1基本セルで少ないとも1つの他のセルアレイを形成し、上記第2基本セルで少ないもこ1つの他のセルアレイを形成し、上記第1基本セルからなるセルアンパの左右上下のいずれかの端、左右両方の端、上下両方の端、左右上下全てつ端、又は四部に、上記第2基本セルからなるセルアンパの左右上下のいずれかの端、左右両方の端、上下両方の端、左右上下全てつ端、又は四部に、上記第2基本セルからなるセルアンイを確接して配置して構成した。

【0016】本発明では、上記第1基本センで論理回路 鮮を形成し、上記第2基本センで試論理回路群への電源 供給を制御する電源制御回路を形成することが好ました。

【0017】また、本発明では、上記第1基本センを構 50

校するトランジスをで形成され、第1、第2電源端子を 有する論理団路群と、上記論理団路群への電源供給を制 分する第1及び、又は第2電源制御国路」、上記論理団 路群への電流供給源となる第1、第2実電源線と、第1 及び、又は第2疑似電源線とかる構成し、上記論理回路 群の上記第1電源場子に上記第1疑似電流線を接続する 。ともに、上記第1疑似電源線と上記第1実電源線との 間に上記第1電源制御団路を接続し、上記論理団路群の 上記第2電源端子に、直接的に前記第2電源線を接続 1、又は上記第2疑似電源線に接続することもに上記第 2疑似電源線と上記第2回間に上記第2電源 制御団路を接続することが好ましい。

[0018]

【作用】本条明では、低しきい値電圧の電界効果トランジスタをもつ第1基本セルからなるセルアレイに対して、高しさい値電圧の電界効果トランジスタをもつ第2基本セルからなるセルアレイを隣接配置することにより、ゲートセルアレイでのセル利用率を低下させることのなく、高しさい値電圧のトランジスタと低しきい値電圧のトランジフタを利用したMT-CMOS回路を実現できる。

[0019]

【実施例】以下、本発明の実施例を説明する。図1はその第1の実施例のゲートアンイ集積回路のLSIチップ1の機略図である。2は第1基本セルであり、低しさい値電圧のMOSトランジスタで構成される。3は第2基本セルであり、高しさい値のMOSトランジスタで構成される。第1基本セル2はマトナクス状に配列されてセルアンイ2A、2B、2Cを構成する。その各セルアンイ2A、2B、2Cには、第2基本セル3からなるセルテンイ2A、2B、2Cには、第2基本セル3からなるセルテンイ2A、2B、2Cには、第2基本セル3からなるセルテにより、3A、3B、3C、3Dが隣接して配置される。また、外部にのインターフェースを行なら入出力バッファ用セン列4がLSIチップ1の原辺部に配置されている。

【0020】図2は第1基本セル2を示す区である。Q 1、Q2はPチャンネ:型のMOSトラ: ビスタ、Q 3、Q4はNチャンネ:型のMOSトラ: ビスタであっ て、いずれのしきい値電圧も低ンベルである。例えば、 40 PMOSトランジフをQ1、Q2は一0、2V程度、N MOSトランジスをQ3、Q4は0、2V程度に設定さ れることがある。

【0021】ここでも、P型基板内にトラ、ジスタを作り込む例で説明しているため、Pチャンネ:MOSトランジプタQ1、Q2はnウエト201円に形成される。 202はPチャンネンMOSトランジプタのプース又はドンインとして機能するp^{*}領域、203はNチャンネンMOSトランジプタのアース又はドンインとして機能するn^{*}領域、204はアート電極である。

0 【0022】図3は第2基本でも3を示す図ある。QH

V 12

って、しゃい値電圧は高レベルであり、例えば、=0.

7 V程度に設定されることがある。

基本セル3からなるセル列(セ:アレイ)3 A、3 Dを 設けた例を示である。他は図1に示した第1 実施例のも のと同様である。

6

【0023】ここでも、P型基板内にトランジッタを作り込む例で説明しているため、PチャンネトMOSトランジスをQH1、QH2はnウエル301円に形成される。302はPチャンネルMOSトランジッタンピース又はドレインとして機能するpで 領域、303にゲート電板である。

【0028】図では第3実施例のLSIチップ1の概略を示す図である。これは、図6に示したものと同様に第1基本でか2からなる1つのセ・アレイ2目を中央に配置するが、その左右両端に第2基本セル3からなる2列のセル列(セルアレイ)3日、3日を設けた例を示である。他は図1に示した第1実施例のものと同様である。このセ・列3日、3日は3列以上のセル列であっても具

【0024】以上のように、子を1つのLSI手って1 10 内に低しさい値電圧のトランジスを割と高りさい値電圧 のトランジスを割とを固定して形成しておけてもによ し、高しさい値電圧のトランジスを上低しさい値電圧の トランジスタを利用するMT-CMOS回路技術に対応 したゲートアレイ型集積回路が実現できる。

【0009】 1の場合、より多いの高しきい値電圧のトランジスタが使用できる。具体的には、図5の回路において、高しきい値電圧のPチャンネルトランデスタロサイスを具出 1、QH2を3個以上並列接続できるので、そのトランジスタのサイズを実効的に大きいできる。このように、高しきい値電圧のトランジスタQH1、QH2のサイズが大き、なれば、高電位疑似電流線VDDVへの供給電流能力が向上するため、MT-CMOS回路のより高速 20 な動作が可能となる。

【0025】図4は図1内の円で囲った部分Aで結線例 を示す区である。ここでは、第1基本セル2でNAND ゲートを構成し、MT。CMOS回路化することを考え る。図4において、A11、A21は第1論理回路(N ANDデート」の入力端子、Y'は出力端子であり、ま たA1、A2は第2論理回路(NANDゲート)の入力 端子、Yは出力端子である。Q1'、Q2'、Q1、Q2は各々第1基本セル2内のPチャレネルMOSトラン ジスタ、Q31、Q41、Q3、Q4は名々第1基本セ ♪ 2内心NチャンネルMOSトランデスタであり、これ らのトランジスタは低しきい値電圧のものである。QH 1、QH2はjもに第2基本セル3円のPチャンネルM OSトランジスタであり、これらのトランジスタは高し きい値電圧のものである。黒丸印はパース、ドレイン、 又はゲート電極へのコンタクト位置を示す。また太実線 は1層目配線を示す。 5は高電位実電源線VDDの2層 目の配線(点線で示す。)、6はこの2層目配線5:1 層目配締との間のスニホールである。

【0030】図8は第4の実施例のLSIチェブ1の概略図である。ここでは、高しきい復電圧のトランシスタで構成される第2基本セル3によるセル列(ウィアレイ)3G、3Hを、第1基本セル2によるセスアンイ2Fの上下端部分に隣接して配置している。

【0026】区5は図6の構成で等価回路を示す回路図である。第1基本セ12で構成される第1、第2論理回路7、7/は、高電位疑収電源線VDDV上低電位実電源線VDDV上低電位実電源線VDDV上低電位無限線VDDとの間に、第2基本セ13で構成される電源制御回路8が接続される。ここでは、常源制御回路8はPチャンネルMOSトデニデクタQH1、QH2の並列接続によるトデニアクターでは、常源制御回路8はPチャンネルMOSトデニデクタQH1、QH2の並列接続によるトデニアファデートでからなり、フェーブ信号SLによりその導通。デ断が制御される。フェーブ信号SLが低電位のとき連通して電源供給を行ない、高電位のとき運動して電源供給を行ない、高電位のとき運動して電源供給を行ない、高電位のとき運動して電源供給を行ない、第1基本セ42により第1、第2論理回路7、7/の部分が構成される。

【0031】図9は図8の丸で囲んだB部分の等価回路 図である。この図9に示すように、第2基本サ13によ るセル列3Gを第1基本セル2によるセルアレイ2Fの 上部分に隣接配置しても、MT-CMOS回路を構成す 30 をことができる。下部分に隣接配置しても同様である。 また、図示しなかったが、この第2基本セル3は端部の みでな、中央部分に隣接配置させることもできる。

【0027】図6は第2実施例のLS1年 771 7概略 を示す図である。これは、第1基本セン2からなる1つ つセンアンイ2Dを中央に配置し、その柱が同時に第2 60

【0032】なお、上部実施例はいずれも第2基本セキ3をPチャンネルMOSトテン、スタで構成したものだけを示したか、逆に高しきい値電圧のNチャンネルMOSトランジスタのみで構成することもできる。このときは、上記高電位疑似電源線VDDVに代えて低電位疑似電源を設けて、第1基本セキ2でトランジスタからなる論理回路群の高電位側の電源端子を高電位実電源線VDDに接続し、低電位側の電源端子は低電位疑似電源線に接続し、且へ低電位疑仰電源線、低電位実電源等VSSとの間に第2基本セルで高しきい値電圧のNチャンタンMOSトランジスタからなる電池制御回路を接続する。そして、電源制御回路にNチャンタイトには、前述にスリーで信号SLを反転した信号を印加する。

【0033】また、第2基本セ:35して、第1きに値 電圧のPチャンネンMOSトランジスタと高しまい値電 圧のNチャンネルMOSトランジスタを混在させた構成 (第1基本センセン関係の構成)をとることもできる。 $\overline{}$

このときは、高電位疑似電源線VDDVと低電位疑似電 頒を設けて、第1基本セル2のトランジスタからなる論 理問路群の高電位側の電源端子を高電位疑は電源線VD DVに接続するとともに低電位側の電源端子を低電位疑 似電源線に接続し、高電位実電源線VDDと高電位疑以 電源線VDDVとの間に第2基本セルの高しきい値電圧 のPチャンネ:MOSトランジスタからなる電源制御回 路を接続し、且つ低電位実電流線VSSと低電位疑似電 源線との間に第2基本セルの高しきい値電圧のNチャン ネ:MOSトランジスタからなる電源制卸回路を接続す。10 図である。 る。そして、PチャンネルMOSトランジスタからなる。 電源制御回路の自該PチャンネルMOSトランジスタの ゲートにはプリープ信号SLを、NチャンネルMOSト ランジスタからなる電源制御回路 5当該NチャンネルM OSトランジスタのゲートにはスリープ信号SLの反転 信号を印加する。

【0034】また、電源制御回路の回路形式については、本実施例ではトランスファゲート形式のものを示しているが、この形式に限られるものではない。すなわら、この電源制御回路は、既存の回路設計法に基づき、考えられられるあらゆる回路形式をとり得る。

[0035]

【発明の効果】以上から本発明によれば、低しさい値電圧の電界効果トランジスタをもつ第1基本サスからなるセンテレイに対して、高しきい値電圧の電界効果トランジスタをもつ第2基本サルからなるセルテレイを隣接配置するので、1個のLSIチンプ上でセル利用率を低下させることなり、高しきい値電圧のトランジスタと低しきい値電圧のトランジスタと低しきい値電圧のトランジスタと明したMTーCMOS回路を実現できる。

【0036】このMT-CMOS回路は、第1基本セルを論理回路群に、第2基本セルを電源制御回路に利用することにより実現できる。

【図面の簡単な説明】

【図1】 本発明の第1実施例のゲートアレイのLSIチュずの概略図である。

【図2】 同第1実施例の第1基本セルの説明図である。

【図3】 同第1実施例の第2基本セルの説明図である。

【図4】 図1のA部分の結構例を示すセルの説明図である。

【図5】 図4に示すセルの等価回路の回路図である。

【図6】 第2実施例のゲートアレイのLSIチップの 概略圏である。

【27】 第3実施例のゲートアレイのLSIチップの 概略図である。

【図8】 第4実施例のゲートアレイのLSIチップの概略図である。

【図9】 図8のB部分の等価回路の回路図である。

【図10】 従来のゲートアレイのLSIチップの概略 10 図である。

【図11】 図10の基本セルの説明図である。

【図12】 図11の基本セルを使用した2人力NAN Dゲートの結線例を示す説明図である。

【図13】 図12の等価回路の回路図である。

【図14】 MT-CMOS回路技術の回路図である。 【符号の説明】

1:LSI# 7

2:第1基本セル、2A、2B、2C、2D、2E、2F: \pm ルアレイ、201:nウエル、202:p $^{+}$ 領

20 域、203:n⁺ 領域、204:ゲート電極3:第2基本セル、3A、3B、3C、3D、3E、3

F、3G、3H:セル列 (セルアレイ)、301:nウ エル、302:p⁺ 領域、303:ゲート電極

4:入出力ドーファ用セル列

5:2層目配線

6:スンホーニ

7、7′:論理回路

8:電源制御回路

11: LS I チップ

 30 12:基本セ4、121:nウエル、122:p⁺ 領域、123:n⁺ 領域、124:ゲート電極、12A: セルアレイ

13:入出カバッファ用セル列

14:論理回路

Q1~Q4、Q1 $^{\prime}$ ~Q4 $^{\prime}$ 、Q11~Q14、Q21~Q24:低しきい値電圧のMOSトランジフタ

QH1、QH2、QH11:高しさい値のPチャンネル MOSトランジスタ

VDD:高電位実電源線

40 VDDV:高電位疑似電源線

VSS:低電位実電源線

8

